

POLITECHNIKA KRAKOWSKA IM. TADEUSZA KOŚCIUSZKI

KARTA PRZEDMIOTU

obowiązuje studentów rozpoczynających studia w roku akademickim 2019/2020

Wydział Inżynierii Elektrycznej i Komputerowej

Kierunek studiów: Informatyka w Inżynierii Komputerowej

Profil: Ogólnoakademicki

Forma studiów: niestacjonarne

Kod kierunku: IwIK

Stopień studiów: I

Specjalności: bez specjalności

1 INFORMACJE O PRZEDMIOCIE

NAZWA PRZEDMIOTU	Architektury systemów komputerowych
NAZWA PRZEDMIOTU W JĘZYKU ANGIELSKIM	Computer Systems Architecture
KOD PRZEDMIOTU	WIEiK INFOR_W_INZ_KOMP oIN PK7 19/20
KATEGORIA PRZEDMIOTU	Przedmioty kierunkowe
LICZBA PUNKTÓW ECTS	12.00
SEMESTRY	2 3

2 RODZAJ ZAJĘĆ, LICZBA GODZIN W PLANIE STUDIÓW

SEMESTR	WYKŁADY	ĆWICZENIA	LABORATORIA	LABORATORIA KOMPUTERO- WE	PROJEKTY	
2	20	0	15	0	0	0
3	15	0	0	0	15	0

3 CELE PRZEDMIOTU

Cel 1 Przedstawienie organizacji i struktury oraz zachowania systemu komputerowego; charakterystyki zasobów systemu komputerowego.

Cel 2 Przedstawienie modelowania i problemów złożoności obliczeniowej dla projektowania systemu komputerowego, w szczególności rozdziału zadań i zasobów.

Cel 3 Przedstawienie problemów syntezy i konstruowania systemu komputerowego. Przedstawienie synergii sprzętu i oprogramowania.

4 WYMAGANIA WSTĘPNE W ZAKRESIE WIEDZY, UMIEJĘTNOŚCI I INNYCH KOMPETENCJI

1 Znajomość elektroniki - szczególnie techniki cyfrowej (i szczególnie układów arytmetyczno-logicznych).

2 Zaliczenie kursu systemów operacyjnych.

3 Biegłość w programowaniu w języku C/C++.

5 EFEKTY KSZTAŁCENIA

EK1 Wiedza Student potrafi omówić strukturę systemu komputerowego i jego podstawowe układy.

EK2 Umiejętności Student potrafi opisać działanie procesora na poziomie operacji i przesłań między-rejestrowych.

EK3 Wiedza Student zna zagadnienia związane z rolą pamięci operacyjnej, funkcją pamięci notatnik-owej i pamięci zewnętrznej oraz organizacją pamięci wirtualnej.

EK4 Wiedza Student zna zagadnienia związane z interfejsem urządzeń zewnętrznych, w szczególności we/wy.

EK5 Umiejętności Student potrafi opisać w języku opisu sprzętu i zaimplementować podstawowe układy funkcjonalne systemów komputerowych.

6 TREŚCI PROGRAMOWE

WYKŁADY		
LP	TEMATYKA ZAJĘĆ OPIS SZCZEGÓŁOWY BŁOKÓW TEMATYCZNYCH	LICZBA GODZIN
W1	Pojęcie architektury i architektury systemu komputerowego. Podział architektur systemów komputerowych. Modelowanie systemu komputerowego. Złożoność obliczeniowa w projektowaniu systemów komputerowych. Optymalizacja wielokryterialna i symulacja procesów dyskretnych. Krotne systemy komputerowe. Modelowanie systemu rozproszonego.	6
W2	Język opisu sprzętu. Układy i komponenty systemu komputerowego. Struktura jednostki centralnej komputera. Struktura procesora.	4
W3	Organizacja i działanie procesora. Rozkazy procesora. Układy adresowania. Sterowanie. Wieloprocusorowość, przerwania, arbitraż.	4
W4	Synergia programu i sprzętu. Od programu źródłowego do wynikowego - binarnego.	5
W5	Hierarchia pamięci, pamięć operacyjna, pamięci notatnikowe, adresowanie, pamięć zewnętrzna i w tym dyskowa.	4
W6	Obsługa we/wy, urządzenia we/wy, interfejsy.	4
W7	Wirtualizacja pamięci. Wstęp do gridu.	8

PROJEKTY		
LP	TEMATYKA ZAJĘĆ OPIS SZCZEGÓŁOWY BLOKÓW TEMATYCZNYCH	LICZBA GODZIN
P1	Omówienie założeń do projektu. Specyfikacja wymagań dla projektu modułu systemu komputerowego projektowanego w środowisku Quartus.	3
P2	Projekt interfejsu Avalon dla projektowanego modułu komputera.	3
P3	Projekt i implementacja zadanej funkcji modułu komputera.	3
P4	Testowanie modułu w rzeczywistym systemie prototypowym FPGA.	3
P5	Integracja systemu komputerowego z zaprojektowanym modulem. Testowanie prototypu.	3

LABORATORIA		
LP	TEMATYKA ZAJĘĆ OPIS SZCZEGÓŁOWY BLOKÓW TEMATYCZNYCH	LICZBA GODZIN
L1	Projekt i implementacja w FPGA jednostki arytmetyczno-logicznej dla procesora o zadanej liście rozkazów.	3
L2	Projekt i implementacja w FPGA plików rejestrów dla procesora o zadanej liście rozkazów.	3
L3	Projekt i implementacja w FPGA magistrali i układu współpracy z magistralą dla procesora o zadanej liście rozkazów	3
L4	Projekt i implementacja w FPGA jednostki sterującej dla procesora o zadanej liście rozkazów.	3
L5	Integracja wcześniej opracowanych modułów i testowanie procesora	3

7 NARZĘDZIA DYDAKTYCZNE

N1 Ćwiczenia laboratoryjne

N2 Konsultacje

N3 Prezentacje multimedialne

N4 Wykłady

N5 Ćwiczenia projektowe

8 OBCIĄŻENIE PRACĄ STUDENTA

FORMA AKTYWNOŚCI	ŚREDNIA LICZBA GODZIN NA ZREALIZOWANIE AKTYWNOŚCI
Godziny kontaktowe z nauczycielem akademickim, w tym:	
Godziny wynikające z planu studiów	65
Konsultacje przedmiotowe	10
Egzaminy i zaliczenia w sesji	6
Godziny bez udziału nauczyciela akademickiego wynikające z nakładu pracy studenta, w tym:	
Przygotowanie się do zajęć, w tym studiowanie zalecanej literatury	150
Opracowanie wyników	50
Przygotowanie raportu, projektu, prezentacji, dyskusji	60
przygotowanie do egzaminu	20
SUMARYCZNA LICZBA GODZIN DLA PRZEDMIOTU WYNIKAJĄCA Z CAŁEGO NAKŁADU PRACY STUDENTA	361
SUMARYCZNA LICZBA PUNKTÓW ECTS DLA PRZEDMIOTU	12.00

9 SPOSOBY OCENY

OCENA FORMUJĄCA

F1 Sprawozdanie z ćwiczenia laboratoryjnego

F2 Ćwiczenie praktyczne

F3 Projekt zespołowy

OCENA PODSUMOWUJĄCA

P1 Egzamin pisemny

P2 Średnia ważona ocen formujących

WARUNKI ZALICZENIA PRZEDMIOTU

W1 Pozytywna ocena podsumowująca

OCENA AKTYWNOŚCI BEZ UDZIAŁU NAUCZYCIELA

B1 Ćwiczenie praktyczne

KRYTERIA OCENY

EFEKT KSZTAŁCENIA 1	
NA OCENĘ 2.0	Student nie potrafi omówić modelu systemu komputerowego
NA OCENĘ 3.0	Student potrafi omówić cechy systemu komputerowego.
NA OCENĘ 3.5	-
NA OCENĘ 4.0	Student potrafi omówić wszystkie podstawowe układy systemu komputerowego i omówić działanie procesora.
NA OCENĘ 4.5	-
NA OCENĘ 5.0	Student potrafi omówić komponenty systemu komputerowego, omówić działanie procesora oraz zna modele systemów komputerowych. Student potrafi omówić złożoność obliczeniową projektowania systemów komputerowych
EFEKT KSZTAŁCENIA 2	
NA OCENĘ 2.0	Student nie zna cyklu rozkazowego procesora.
NA OCENĘ 3.0	Student zna cykl rozkazowy procesora, typy instrukcji, tryby adresowania.
NA OCENĘ 3.5	-
NA OCENĘ 4.0	Student zna cykl rozkazowy procesora, typy instrukcji, tryby adresowania i potrafi opisać instrukcję (przesyłanie danych, skoki, wywołania procedur, obsługa stosu, itp.) w postaci sekwencji mikrooperacji i przesłań między-rejestrowych.
NA OCENĘ 4.5	-
NA OCENĘ 5.0	Student zna cykl rozkazowy procesora, typy instrukcji, tryby adresowania i potrafi opisać złożoną instrukcję wieloargumentową z dowolnym trybem adresowania w postaci sekwencji mikrooperacji i przesłań między-rejestrowych. Ponadto student zna metody optymalizacji czasu wykonania rozkazów.
EFEKT KSZTAŁCENIA 3	
NA OCENĘ 2.0	Student nie potrafi omówić hierarchii pamięci, organizacji pamięci operacyjnej i jej współpracy z procesorem.
NA OCENĘ 3.0	Student potrafi omówić hierarchię pamięci, organizację i współpracę pamięci operacyjnej z procesorem, koncepcję pamięci notatnikowej.
NA OCENĘ 3.5	-
NA OCENĘ 4.0	Student potrafi omówić hierarchię pamięci, organizację i współpracę pamięci operacyjnej z procesorem, koncepcję pamięci notatnikowej, zna organizację pamięci wirtualnej i mechanizmy stronicowania i segmentacji, zna również algorytmy wymiany.
NA OCENĘ 4.5	-

NA OCENĘ 5.0	Student potrafi omówić hierarchię pamięci, organizację i współpracę pamięci operacyjnej z procesorem, koncepcję pamięci notatnikowej, zna organizację pamięci wirtualnej i mechanizmy stronicowania i segmentacji, zna algorytmy wymiany. Student potrafi zaprojektować układy adresacji pamięci.
EFEKT KSZTAŁCENIA 4	
NA OCENĘ 2.0	Student nie zna ogólnych zasad sterowania urządzeniami wejścia/wyjścia.
NA OCENĘ 3.0	Student zna ogólne zasady sterowania urządzeniami wejścia/wyjścia.
NA OCENĘ 3.5	-
NA OCENĘ 4.0	Student zna metody transmisji danych, podstawowe protokoły, zasady synchronizacji oraz systemy magistral.
NA OCENĘ 4.5	-
NA OCENĘ 5.0	Student zna metody transmisji danych, podstawowe protokoły, zasady synchronizacji, systemy magistral oraz metody obsługi urządzeń we/wy z wykorzystaniem przerwań i DMA.
EFEKT KSZTAŁCENIA 5	
NA OCENĘ 2.0	Student nie potrafi opisać prostych układów kombinacyjnych i sekwencyjnych w języku VHDL.
NA OCENĘ 3.0	Student potrafi opisać prosty układ kombinacyjny (multipleksery, enkodery, sumatory, ALU, itp.) w języku VHDL.
NA OCENĘ 3.5	-
NA OCENĘ 4.0	Student potrafi opisać prosty układ kombinacyjny i sekwencyjny (rejstry, liczniki, timer) w języku VHDL i zaimplementować go w układzie FPGA. Student potrafi skonstruować system komputerowy oraz uruchomić w tym systemie program.
NA OCENĘ 4.5	-
NA OCENĘ 5.0	Student potrafi skonstruować system komputerowy oraz uruchomić w tym systemie program. Student potrafi opisać prosty procesor w języku VHDL i zaimplementować go.

10 MACIERZ REALIZACJI PRZEDMIOTU

EFEKT KSZTAŁCENIA	ODNIESIENIE DANEGO EFEKTU DO SZCZEGÓŁOWYCH EFEKTÓW ZDEFINIOWANYCH DLA PROGRAMU	CELE PRZEDMIOTU	TREŚCI PROGRAMOWE	NARZĘDZIA DYDAKTYCZNE	SPOSOBY OCENY
EK1	K_W11 K_W13 K_U13 K_K03	Cel 1	W1 W2 L1 L3 L5	N1 N2 N3 N4	F1 F2 P1 P2
EK2	K_W05 K_W11 K_U05 K_K02	Cel 2	W3 W4 L1 L5	N1 N2 N3 N4	F1 F2 P1 P2
EK3	K_W11 K_W21 K_W23 K_K01	Cel 1	W5 L1 L4 L5	N1 N2 N3 N4	F1 F2 P1 P2
EK4	K_W13 K_W24 K_U04 K_K02	Cel 1	W6 W7 L5	N1 N2 N3 N4	F1 F2 P1 P2
EK5	K_W05 K_W11 K_W13 K_U05 K_U13 K_K05	Cel 2 Cel 3	W3 W4 L5	N1 N2 N3 N4	F1 F2 P1 P2

11 WYKAZ LITERATURY

LITERATURA PODSTAWOWA

[1] | Stallings William — *Organizacja i architektura systemu komputerowego*, Warszawa, 2000, WNT

[2] | Morris Mano M. — *Architektura komputerów*, Warszawa, 1988, WNT

LITERATURA UZUPEŁNIAJĄCA

[1] | Kevin Skahill — *Język VHDL. Projektowanie programowalnych układów logicznych (wyd. 2)*, Warszawa, 2004, WNT

[2] | Marek Zwoliński — *Projektowanie układów cyfrowych z wykorzystaniem języka VHDL*, Warszawa, 2002, WKiŁ

12 INFORMACJE O NAUCZYCIELACH AKADEMICKICH

OSOBA ODPOWIEDZIALNA ZA KARTĘ

dr hab.inż. Mieczysław Drabowski (kontakt: gpdrak@pk.edu.pl)

OSOBY PROWADZĄCE PRZEDMIOT

1 dr hab. inż. Mieczysław Drabowski (kontakt: drabowski@pk.edu.pl)

2 dr inż. Radosław Czarnecki (kontakt: czarneck@pk.edu.pl)

3 mgr inż. Sławomir Bąk (kontakt: sbak@pk.edu.pl)

4 mgr inż. Dariusz Dorota (kontakt: ddorota@pk.edu.pl)

13 ZATWIERDZENIE KARTY PRZEDMIOTU DO REALIZACJI

(miejscowość, data)

(odpowiedzialny za przedmiot)

(dziekan)

PRZYJMUJĘ DO REALIZACJI (data i podpisy osób prowadzących przedmiot)

.....
.....
.....
.....