

# POLITECHNIKA KRAKOWSKA IM. TADEUSZA KOŚCIUSZKI

## KARTA PRZEDMIOTU

obowiązuje studentów rozpoczynających studia w roku akademickim 2021/2022

Wydział Inżynierii Elektrycznej i Komputerowej

Kierunek studiów: Elektrotechnika i Automatyka

Profil: Ogólnoakademicki

Forma studiów: stacjonarne

Kod kierunku: E3

Stopień studiów: II

Specjalności: Automatyka w Przemysle 4.0

### 1 INFORMACJE O PRZEDMIOCIE

NAZWA PRZEDMIOTU	Układy programowalne FPGA
NAZWA PRZEDMIOTU W JĘZYKU ANGIELSKIM	FPGA devices and systems
KOD PRZEDMIOTU	WIEiK ELEKTRO_OD_2019/2020 oIIS PS2 21/22
KATEGORIA PRZEDMIOTU	Przedmioty specjalnościowe
LICZBA PUNKTÓW ECTS	3.00
SEMESTRY	2

### 2 RODZAJ ZAJĘĆ, LICZBA GODZIN W PLANIE STUDIÓW

SEMESTR	WYKŁADY	ĆWICZENIA	LABORATORIA	LABORATORIA KOMPUTERO- WE	PROJEKTY	
2	15	0	30	0	0	0

### 3 CELE PRZEDMIOTU

**Cel 1** Rozszerzenie wiadomości na temat współczesnych architektur układów FPGA, języka VHDL, techniki programowania układów FPGA.

**Cel 2** Zapoznanie studentów z przykładowymi zastosowaniami określonych rodzin układów FPGA w przemyśle z uwzględnieniem systemów automatyki.

**Cel 3** Nabycie wiadomości na temat rdzeni procesorowych implementowanych w FPGA, rdzeni procesorowych integrowanych z FPGA oraz innych modułów bibliotecznych IP.

**Cel 4** Przygotowanie do prowadzenia badań w zakresie układów logicznych.

## 4 WYMAGANIA WSTĘPNE W ZAKRESIE WIEDZY, UMIEJĘTNOŚCI I INNYCH KOMPETENCJI

1 Zaliczenie przedmiotów z zakresu: Programowanie w C, Elektronika, Technika mikroprocesorowa, Synteza cyfrowych układów sterowania.

## 5 EFEKTY KSZTAŁCENIA

**EK1 Kompetencje społeczne** Student rozumie odpowiedzialność projektanta systemu cyfrowego za bezpieczeństwo jego użytkowników.

**EK2 Kompetencje społeczne** Student rozumie konieczność ciągłego aktualizowania wiedzy i umiejętności w związku z szybkim rozwojem dziedziny systemów cyfrowych.

**EK3 Kompetencje społeczne** Student rozumie wpływ systemów cyfrowych na środowisko i inne dziedziny techniki.

**EK4 Umiejętności** Student potrafi czytać dokumentację, schematy systemów cyfrowych.

**EK5 Umiejętności** Student potrafi opracowywać dokumentację projektu systemu cyfrowego z użyciem narzędzi dostarczanych przez środowisko projektowe.

**EK6 Umiejętności** Student potrafi pracować w zespole projektowym, ale również samodzielnie realizować przydzielone zadania projektowe.

**EK7 Umiejętności** Student potrafi dobrać odpowiednie narzędzia projektowe oraz układy FPGA stosownie do rozwiązywanego problemu.

**EK8 Umiejętności** Student potrafi samodzielnie poszerzać i uaktualniać swoją wiedzę zarówno z zakresu systemów cyfrowych jak i dziedzin, w których je stosuje.

**EK9 Umiejętności** Student rozumie i uwzględnia w swojej działalności projektowej bezpieczeństwo systemów cyfrowych stosując zabezpieczenia przed nieautoryzowanym dostępem do funkcji systemu.

**EK10 Wiedza** Student zna i rozumie w zaawansowanym stopniu zagadnienia projektowania złożonych systemów cyfrowych.

**EK11 Wiedza** Zna budowę i struktury układów programowalnych FPGA.

**EK12 Wiedza** Student zna zagadnienia programowania (konfiguracji) układów FPGA.

**EK13 Wiedza** Student zna język opisu sprzętowego VHDL w stopniu wystarczającym do samodzielnego projektowania złożonych systemów automatyki.

**EK14 Wiedza** Student zna techniki sprzęgania układów logiki programowalnej w systemami mikroprocesorowymi i układami pomiarowymi oraz wykonawczymi.

**EK15 Wiedza** Student potrafi definiować funkcje systemu cyfrowego konieczne do realizacji zadania projektowego i dokonać dekompozycji funkcji systemu cyfrowego na podukłady.

**EK16 Wiedza** Student potrafi łączyć w funkcjonalną całość różne formy opisu działania podukładów systemów cyfrowych.

**EK17 Wiedza** Student potrafi dokonać weryfikacji poprawności projektu systemu cyfrowego z użyciem narzędzi symulacyjnych.

**EK18 Wiedza** Student potrafi uruchamiać systemy cyfrowe logiki programowalnej.

## 6 TREŚCI PROGRAMOWE

WYKŁADY		
LP	TEMATYKA ZAJĘĆ OPIS SZCZEGÓŁOWY BLOKÓW TEMATYCZNYCH	LICZBA GODZIN
<b>W1</b>	Kierunki rozwoju architektur układów cyfrowych FPGA dedykowane zastosowaniom w przemyśle i nauce. Przegląd architektur wybranych układów FFGA i ich zastosowań.	1
<b>W2</b>	Narzędzia do projektowania, programowania oraz weryfikacji systemów FPGA (ISE/Vivado/Vitis)	1
<b>W3</b>	Systemy FPGA odporne na błędy. Zaawansowane metody rekonfiguracji układów FPGA pracujących w systemie	1
<b>W4</b>	Rdzenie Procesorowe PicoBlaze, PacoBlaze, MicroBlaze, SecretBlaze	1
<b>W5</b>	Komunikacja układu cyfrowego z mikroprocesorem. Sprzężanie realizowanych systemów w procesorami w spójny system sterowania. Interfejsy układów peryferyjnych - AXI, AXI Lite, AXI Stream, I2C, itp.	3
<b>W6</b>	Komunikacja z przetwornikami A/D, D/A	1
<b>W7</b>	Specjalizowane architektury do obliczeń DSP. Aspekty dekompozycji funkcji sterujących pomiędzy mikroprocesor i układy logiki programowalnej.	2
<b>W8</b>	Wybrane sterowniki cyfrowe stosowane do kontrolowania silników krokowych.	1
<b>W9</b>	Specjalizowane architektury do projektowania przy zastosowaniu sieci neuronowych.	1
<b>W10</b>	Realizacja specjalizowanych, autonomicznych układów sterowania i koprocessorów wspierających system mikroprocesorowy w realizacji algorytmu sterującego.	1
<b>W11</b>	Projektowanie systemów FPGA z wieloma domenami zegarowymi. Projektowanie układów resetu.	1
<b>W12</b>	Nowe rdzenie procesorowe soft-core implementowane w FPGA.	1

LABORATORIA		
LP	TEMATYKA ZAJĘĆ OPIS SZCZEGÓŁOWY BLOKÓW TEMATYCZNYCH	LICZBA GODZIN
<b>L1</b>	Uruchomienie procesora soft MicroBlaze i implementacja w układzie FPGA Spartan6	3
<b>L2</b>	Implementacja wybranego interfejsu (AXI, AXI Lite, AXI Stream) w układzie FPGA	3
<b>L3</b>	Uruchomienie i konfiguracja komunikacji mikrokontrolera z przetwornikiem A/C lub C/A	6

LABORATORIA		
LP	TEMATYKA ZAJĘĆ OPIS SZCZEGÓŁOWY BLOKÓW TEMATYCZNYCH	LICZBA GODZIN
L4	Realizacja wybranych architektur DSP w FPGA	6
L5	Realizacja sterownika PID w FPGA do sterowania pracą silnika krokowego	6
L6	Realizacja specjalizowanego wybranego, autonomicznego układu sterowania koprocatora wspierającego system mikroprocesorowy w realizacji algorytmu sterującego.	3
L7	Prezentacje zrealizowanych przez studentów projektów	3

## 7 NARZĘDZIA DYDAKTYCZNE

N1 Wykłady

N2 Ćwiczenia laboratoryjne

N3 Praca w grupach

N4 Prezentacje multimedialne

## 8 OBCIĄŻENIE PRACĄ STUDENTA

FORMA AKTYWNOŚCI	ŚREDNIA LICZBA GODZIN NA ZREALIZOWANIE AKTYWNOŚCI
<b>Godziny kontaktowe z nauczycielem akademickim, w tym:</b>	
Godziny wynikające z planu studiów	45
Konsultacje przedmiotowe	4
Egzaminy i zaliczenia w sesji	1
Prezentacje multimedialne	1
<b>Godziny bez udziału nauczyciela akademickiego wynikające z nakładu pracy studenta, w tym:</b>	
Przygotowanie się do zajęć, w tym studiowanie zalecanej literatury	15
Opracowanie wyników	8
Przygotowanie raportu, projektu, prezentacji, dyskusji	8
Praca domowa w środowisku Xilinx ISE	8
<b>SUMARYCZNA LICZBA GODZIN DLA PRZEDMIOTU WYNIKAJĄCA Z CAŁEGO NAKŁADU PRACY STUDENTA</b>	<b>90</b>
SUMARYCZNA LICZBA PUNKTÓW ECTS DLA PRZEDMIOTU	3.00

## 9 SPOSOBY OCENY

### OCENA FORMUJĄCA

F1 Sprawdzian pisemny

F2 Sprawozdanie z ćwiczenia laboratoryjnego

F3 Prezentacja multimedialna

### OCENA PODSUMOWUJĄCA

P1 Średnia ważona ocen formujących 40%, 60%

### WARUNKI ZALICZENIA PRZEDMIOTU

W1 Obecności na wykładach i ćwiczeniach laboratoriach

### OCENA AKTYWNOŚCI BEZ UDZIAŁU NAUCZYCIELA

B1 Ocena aktywności w ramach rodzajów zajęć

### KRYTERIA OCENY

EFEKT KSZTAŁCENIA 1	
NA OCENĘ 2.0	Brak znajomości podstaw programowania w języku VHDL. Brak znajomości zagadnień omawianych w ramach wykładu Układy Programowalne FPGA oraz SCUS i podstawowych zagadnień układów cyfrowych w zakresie studiów pierwszego stopnia.
NA OCENĘ 3.0	Znajomości podstaw programowania w języku VHDL w stopniu umożliwiającym wykonywanie prostych projektów. Słaba znajomość zagadnień omawianych w ramach wykładu .
NA OCENĘ 3.5	Znajomość podstaw programowania w języku VHDL w stopniu umożliwiającym wykonywanie projektów z pomocą prowadzącego. Średnia znajomość zagadnień omawianych w ramach wykładu.
NA OCENĘ 4.0	Znajomość języka VHDL w stopniu umożliwiającym samodzielne wykonywanie projektów. Dobra znajomość zagadnień omawianych w ramach wykładu.
NA OCENĘ 4.5	Znajomość języka VHDL w stopniu umożliwiającym samodzielne i optymalne wykonywanie projektów. Ponad dobra znajomość zagadnień omawianych w ramach wykładu i ogólna wiedza z przedmiotu.
NA OCENĘ 5.0	Znajomość języka VHDL w stopniu umożliwiającym samodzielne i optymalne wykonywanie złożonych projektów opisanych na różnych poziomach abstrakcji języka VHDL. Bardzo dobra znajomość zagadnień omawianych w ramach wykładu i szeroka oraz dogłębna wiedza z przedmiotu.
EFEKT KSZTAŁCENIA 2	

NA OCENĘ 2.0	Poniżej 50% punktów uzyskanych ze sprawdzianu znajomości architektur układów cyfrowych FPGA, wybranych soft-procesorów implementowanych w FPGA, Wybranych interfejsów komunikacja układu cyfrowego z mikroprocesorem.
NA OCENĘ 3.0	50 do 59% punktów uzyskanych ze sprawdzianu znajomości architektur układów cyfrowych FPGA, wybranych soft-procesorów implementowanych w FPGA, Wybranych interfejsów komunikacja układu cyfrowego z mikroprocesorem.
NA OCENĘ 3.5	60 do 69% punktów uzyskanych ze sprawdzianu znajomości architektur układów cyfrowych FPGA, wybranych soft-procesorów implementowanych w FPGA, Wybranych interfejsów komunikacja układu cyfrowego z mikroprocesorem.
NA OCENĘ 4.0	70 do 79% punktów uzyskanych ze sprawdzianu znajomości architektur układów cyfrowych FPGA, wybranych soft-procesorów implementowanych w FPGA, Wybranych interfejsów komunikacja układu cyfrowego z mikroprocesorem.
NA OCENĘ 4.5	80 do 89% punktów uzyskanych ze sprawdzianu znajomości architektur układów cyfrowych FPGA, wybranych soft-procesorów implementowanych w FPGA, Wybranych interfejsów komunikacja układu cyfrowego z mikroprocesorem.
NA OCENĘ 5.0	90 do 100% punktów uzyskanych ze sprawdzianu znajomości architektur układów cyfrowych FPGA, wybranych soft-procesorów implementowanych w FPGA, Wybranych interfejsów komunikacja układu cyfrowego z mikroprocesorem.
EFEKT KSZTAŁCENIA 3	
NA OCENĘ 2.0	Poniżej 50% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 3.0	50 do 59% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 3.5	60 do 69% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 4.0	70 do 79% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 4.5	80 do 89% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.

NA OCENĘ 5.0	90 do 100% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
EFEKT KSZTAŁCENIA 4	
NA OCENĘ 2.0	Poniżej 50% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 3.0	50% do 59% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 3.5	60% do 69% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 4.0	70% do 79% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 4.5	80% do 89% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
NA OCENĘ 5.0	90% do 100% punktów uzyskanych z laboratoriów za umiejętności samodzielnego implementowania i uruchamiania projektów opartych o soft-procesory implementowane w FPGA, interfejsy komunikacyjne AXI, przetworniki A/C i C/A, sterowniki automatyki współpracujące z mikrokontrolerami.
EFEKT KSZTAŁCENIA 5	
NA OCENĘ 2.0	Poniżej 50% punktów uzyskanych ze sprawozdań laboratoryjnych oraz prezentacji multimedialnych za umiejętności samodzielnego opisu wykonanych zadań, posługiwania się poprawnym językiem technicznym, stosowania prawidłowego nazewnictwa w dziedzinie, znajomość interpretacji przebiegów symulowanych oraz mierzonych.
NA OCENĘ 3.0	50% do 59% punktów uzyskanych ze sprawozdań laboratoryjnych oraz prezentacji multimedialnych za umiejętności samodzielnego opisu wykonanych zadań, posługiwania się poprawnym językiem technicznym, stosowania prawidłowego nazewnictwa w dziedzinie, znajomość interpretacji przebiegów symulowanych oraz mierzonych.

NA OCENĘ 3.5	60% do 69% punktów uzyskanych ze sprawozdań laboratoryjnych oraz prezentacji multimedialnych za umiejętności samodzielnego opisu wykonanych zadań, posługiwania się poprawnym językiem technicznym, stosowania prawidłowego nazewnictwa w dziedzinie, znajomość interpretacji przebiegów symulowanych oraz mierzonych.
NA OCENĘ 4.0	70% do 79% punktów uzyskanych ze sprawozdań laboratoryjnych oraz prezentacji multimedialnych za umiejętności samodzielnego opisu wykonanych zadań, posługiwania się poprawnym językiem technicznym, stosowania prawidłowego nazewnictwa w dziedzinie, znajomość interpretacji przebiegów symulowanych oraz mierzonych.
NA OCENĘ 4.5	80% do 89% punktów uzyskanych ze sprawozdań laboratoryjnych oraz prezentacji multimedialnych za umiejętności samodzielnego opisu wykonanych zadań, posługiwania się poprawnym językiem technicznym, stosowania prawidłowego nazewnictwa w dziedzinie, znajomość interpretacji przebiegów symulowanych oraz mierzonych.
NA OCENĘ 5.0	90 do 100% punktów uzyskanych ze sprawozdań laboratoryjnych oraz prezentacji multimedialnych za umiejętności samodzielnego opisu wykonanych zadań, posługiwania się poprawnym językiem technicznym, stosowania prawidłowego nazewnictwa w dziedzinie, znajomość interpretacji przebiegów symulowanych oraz mierzonych.
EFEKT KSZTAŁCENIA 6	
NA OCENĘ 2.0	Poniżej 50 % w/w umiejętności.
NA OCENĘ 3.0	50 % do 59% w/w umiejętności.
NA OCENĘ 3.5	50 % do 59% w/w umiejętności.
NA OCENĘ 4.0	50 % do 59% w/w umiejętności.
NA OCENĘ 4.5	50 % do 59% w/w umiejętności.
NA OCENĘ 5.0	50 % do 59% w/w umiejętności.
EFEKT KSZTAŁCENIA 7	
NA OCENĘ 2.0	Student nie zna narzędzi ISE, Vivado ani płytek ewaluacyjnych FPGA w stopniu umożliwiającym symulacje i implementacje elementarnych projektów.
NA OCENĘ 3.0	Student zna narzędzia ISE lub Vivado oraz płytki ewaluacyjne FPGA w stopniu umożliwiającym symulacje i implementacje elementarnych projektów.
NA OCENĘ 3.5	Student zna narzędzia ISE lub Vivado oraz płytki ewaluacyjne FPGA w stopniu umożliwiającym symulacje i implementacje średnio złożonych hierarchicznych projektów.
NA OCENĘ 4.0	Student zna narzędzia ISE lub Vivado oraz płytki ewaluacyjne FPGA w stopniu umożliwiającym symulacje i implementacje złożonych hierarchicznych projektów z użyciem rdzeni IP.



NA OCENĘ 4.5	Student zna narzędzia ISE lub Vivado oraz płytki ewaluacyjne FPGA w stopniu umożliwiającym symulacje i implementacje złożonych hierarchicznych projektów z użyciem rdzeni IP. Student zna rdzenie procesorowe PicoBlaze, MicroBlaze lub inne.
NA OCENĘ 5.0	Student zna narzędzia ISE lub Vivado oraz płytki ewaluacyjne FPGA w stopniu umożliwiającym symulacje i implementacje złożonych hierarchicznych projektów z użyciem rdzeni IP. Student zna rdzenie procesorowe PicoBlaze, MicroBlaze lub inne. Student zna dodatkowe narzędzia oprogramowania Vivado np. PlanAhead.
EFEKT KSZTAŁCENIA 8	
NA OCENĘ 2.0	Student nie ma podstawowej wiedzy niezbędnej do rozumienia projektowanych systemów cyfrowych, automatyki, syntezy cyfrowych układów sterowania, elektroniki.
NA OCENĘ 3.0	Student ma odpowiednią wiedzę niezbędną do rozumienia projektowanych systemów cyfrowych, automatyki, syntezy cyfrowych układów sterowania, elektroniki.
NA OCENĘ 3.5	Student ma odpowiednią wiedzę niezbędną do rozumienia projektowanych systemów cyfrowych, automatyki, syntezy cyfrowych układów sterowania, elektroniki, systemów mikroprocesorowych. Student potrafi odnajdywać potrzebne informacje w dokumentacjach technicznych, internecie, książkach.
NA OCENĘ 4.0	Student dobrze rozumie zagadnienia związane z projektowanymi systemami cyfrowymi, automatyką, synteza cyfrowych układów sterowania, elektroniką, systemami mikroprocesorowymi. Student czuje potrzebę aktualizacji informacji zawartych w dokumentacjach technicznych, internecie, książkach.
NA OCENĘ 4.5	Student dobrze rozumie zagadnienia związane z projektowanymi systemami cyfrowymi, automatyką, synteza cyfrowych układów sterowania, elektroniką, systemami mikroprocesorowymi. Student czuje potrzebę aktualizacji informacji zawartych w dokumentacjach technicznych, internecie, książkach oraz nadbudowę wiedzy zdobytej na przedmiotach
NA OCENĘ 5.0	Student bardzo dobrze rozumie zagadnienia związane z projektowanymi systemami cyfrowymi, automatyką, synteza cyfrowych układów sterowania, elektroniką, systemami mikroprocesorowymi. Student aktualizuje samodzielnie informacje zdobyte w ramach przedmiotu. Samodzielnie korzysta z biblioteki, znajduje materiały dodatkowe.
EFEKT KSZTAŁCENIA 9	
NA OCENĘ 2.0	Student nie używa haseł do komputera i innych.
NA OCENĘ 3.0	Student używa hasło do komputera i innych urządzeń.
NA OCENĘ 3.5	Student używa hasło do komputera i innych urządzeń. Student zna zasady tworzenia haseł oraz zna zagadnienia związane z kodowaniem, sumami kontrolnymi itp. w stopniu dostatecznym.
NA OCENĘ 4.0	Student zna zasady bezpieczeństwa w cyberprzestrzeni. Student zna zasady tworzenia haseł oraz zna zagadnienia związane z kodowaniem, sumami kontrolnymi itp. w stopniu dobrym.

NA OCENĘ 4.5	Student zna zasady bezpieczeństwa w cyberprzestrzeni. Student zna zasady tworzenia haseł oraz zna zagadnienia związane z kodowaniem, dekodowaniem, kryptografią, sumami kontrolnymi itp. w stopniu co najmniej dobrym.
NA OCENĘ 5.0	Student zna zasady bezpieczeństwa w cyberprzestrzeni. Student zna zasady tworzenia haseł oraz zna zagadnienia związane z kodowaniem, dekodowaniem, kryptografią, sumami kontrolnymi itp. w stopniu co najmniej dobrym.
EFEKT KSZTAŁCENIA 10	
NA OCENĘ 2.0	Student nie zna w stopniu dostatecznym żadnych zasad projektowania układów cyfrowych.
NA OCENĘ 3.0	Student zna w stopniu dostatecznym zasady projektowania układów cyfrowych. Sposób rozprowadzania sygnałów zegarowych, masy, problemy obciążalności układów cyfrowych.
NA OCENĘ 3.5	Student zna w stopniu dostatecznym zasady projektowania układów cyfrowych. Sposób rozprowadzania sygnałów zegarowych, masy, problemy obciążalności układów cyfrowych, problemy mocy i częstotliwości w układach cyfrowych.
NA OCENĘ 4.0	Student zna w stopniu dobrym zasady projektowania układów cyfrowych. Sposób rozprowadzania sygnałów zegarowych, masy, problemy obciążalności układów cyfrowych, problemy mocy i częstotliwości w układach cyfrowych.
NA OCENĘ 4.5	Student zna w stopniu dobrym zasady projektowania układów cyfrowych. Sposób rozprowadzania sygnałów zegarowych, masy, problemy obciążalności układów cyfrowych, problemy mocy i częstotliwości w układach cyfrowych, synteżowalności modułów HDL.
NA OCENĘ 5.0	Student zna w stopniu bardzo dobrym zasady projektowania układów cyfrowych. Sposób rozprowadzania sygnałów zegarowych, masy, problemy obciążalności układów cyfrowych, problemy mocy i częstotliwości w układach cyfrowych, synteżowalności modułów HDL.
EFEKT KSZTAŁCENIA 11	
NA OCENĘ 2.0	Brak znajomości podstawowej architektury układów programowalnych FPGA Spartan 6 dostępnych w laboratorium.
NA OCENĘ 3.0	Znajomość podstawowej architektury układu programowalnego FPGA Spartan 6 dostępnego w laboratorium.
NA OCENĘ 3.5	Dobra znajomość podstawowej architektury układu programowalnego FPGA Spartan 6 dostępnego w laboratorium.
NA OCENĘ 4.0	Znajomość podstawowych architektur układów programowalnych FPGA Spartan 6 i innych układów programowalnych FPGA omawianych na wykładzie.
NA OCENĘ 4.5	Dobra znajomość podstawowych architektur układów programowalnych FPGA Spartan 6 i innych układów programowalnych FPGA omawianych na wykładzie.

NA OCENĘ 5.0	Znajomość podstawowych architektur układów programowalnych FPGA Spartan 6 oraz ich możliwości i ograniczeń. Znajomość innych architektur układów programowalnych FPGA omawianych na wykładzie.
EFEKT KSZTAŁCENIA 12	
NA OCENĘ 2.0	Poniżej 50% punktów uzyskanych z laboratoriów za umiejętności samodzielnego pisania i uruchamiania prostych programów w VHDL, przeprowadzenia symulacji logicznej, implementacji, rozplanowania wejść/wyjść, symulacji czasowej w zintegrowanym środowisku programistycznym ISE.
NA OCENĘ 3.0	50-59 % punktów uzyskanych z laboratoriów za umiejętności samodzielnego pisania i uruchamiania prostych programów w VHDL, przeprowadzenia symulacji logicznej, implementacji, rozplanowania wejść/wyjść, symulacji czasowej w zintegrowanym środowisku programistycznym ISE.
NA OCENĘ 3.5	60-69 % punktów uzyskanych z laboratoriów za umiejętności samodzielnego pisania i uruchamiania prostych programów w VHDL, przeprowadzenia symulacji logicznej, implementacji, rozplanowania wejść/wyjść, symulacji czasowej w zintegrowanym środowisku programistycznym ISE.
NA OCENĘ 4.0	70-79 % punktów uzyskanych z laboratoriów za umiejętności samodzielnego pisania i uruchamiania prostych programów w VHDL, przeprowadzenia symulacji logicznej, implementacji, rozplanowania wejść/wyjść, symulacji czasowej w zintegrowanym środowisku programistycznym ISE.
NA OCENĘ 4.5	80-89 % punktów uzyskanych z laboratoriów za umiejętności samodzielnego pisania i uruchamiania prostych programów w VHDL, przeprowadzenia symulacji logicznej, implementacji, rozplanowania wejść/wyjść, symulacji czasowej w zintegrowanym środowisku programistycznym ISE.
NA OCENĘ 5.0	90-100 % punktów uzyskanych z laboratoriów za umiejętności samodzielnego pisania i uruchamiania prostych programów w VHDL, przeprowadzenia symulacji logicznej, implementacji, rozplanowania wejść/wyjść, symulacji czasowej w zintegrowanym środowisku programistycznym ISE.
EFEKT KSZTAŁCENIA 13	
NA OCENĘ 2.0	Student nie zna podstaw behawioralnego ani strukturalnego programowania w języku VHDL wymaganego do zaliczenia przedmiotu Synteza Cyfrowych Układów Sterowania na studiach inżynierskich ani elementów języka VHDL wykładanych w ramach tego przedmiotu na poziomie co najmniej 50%.
NA OCENĘ 3.0	Student zna podstawy behawioralnego i strukturalnego programowania w języku VHDL wymaganego do zaliczenia przedmiotu Synteza Cyfrowych Układów Sterowania na studiach inżynierskich oraz nowe elementy języka VHDL wykładanych w ramach tego przedmiotu na poziomie 50% do 59%.
NA OCENĘ 3.5	Student zna podstawy behawioralnego i strukturalnego programowania w języku VHDL wymaganego do zaliczenia przedmiotu Synteza Cyfrowych Układów Sterowania na studiach inżynierskich oraz nowe elementy języka VHDL wykładanych w ramach tego przedmiotu na poziomie 60% do 69%.

NA OCENĘ 4.0	Student zna podstawy behawioralnego, strukturalnego, RTL programowania w języku VHDL oraz nowe elementy języka VHDL wykładanych w ramach tego przedmiotu na poziomie 70% do 79%.
NA OCENĘ 4.5	Student zna podstawy behawioralnego, strukturalnego, RTL, opis na poziomie bibliotek Xilinx-a programowania w języku VHDL oraz nowe elementy języka VHDL wykładanych w ramach tego przedmiotu na poziomie 80% do 89%.
NA OCENĘ 5.0	Student zna podstawy behawioralnego, strukturalnego, RTL, opis na poziomie bibliotek Xilinx-a programowania w języku VHDL oraz nowe elementy języka VHDL wykładanych w ramach tego przedmiotu na poziomie 90% do 100%.
EFEKT KSZTAŁCENIA 14	
NA OCENĘ 2.0	Poniżej 50% znajomości podstawowych interfejsów SPI, UART
NA OCENĘ 3.0	50% do 59% znajomości podstawowych interfejsów SPI, UART
NA OCENĘ 3.5	60 do 69% znajomości interfejsów SPI, UART, ICAP
NA OCENĘ 4.0	70 do 79% znajomości interfejsów SPI, UART, ICAP, AXI
NA OCENĘ 4.5	80 do 89% znajomości interfejsów SPI, UART, ICAP, AXI
NA OCENĘ 5.0	90 do 100% znajomości interfejsów SPI, UART, ICAP, AXI
EFEKT KSZTAŁCENIA 15	
NA OCENĘ 2.0	Poniżej 50 % w/w umiejętności.
NA OCENĘ 3.0	50 % do 59% w/w umiejętności.
NA OCENĘ 3.5	60 % do 69% w/w umiejętności.
NA OCENĘ 4.0	70 % do 79% w/w umiejętności.
NA OCENĘ 4.5	80 % do 89% w/w umiejętności.
NA OCENĘ 5.0	90 % do 100% w/w umiejętności.
EFEKT KSZTAŁCENIA 16	
NA OCENĘ 2.0	Poniżej 50% w/w umiejętności.
NA OCENĘ 3.0	50 % do 59% w/w umiejętności.
NA OCENĘ 3.5	60 % do 69% w/w umiejętności.
NA OCENĘ 4.0	70 % do 79% w/w umiejętności.
NA OCENĘ 4.5	80 % do 89% w/w umiejętności.
NA OCENĘ 5.0	90 % do 100% w/w umiejętności.
EFEKT KSZTAŁCENIA 17	

NA OCENĘ 2.0	Poniżej w/w umiejętności.
NA OCENĘ 3.0	50 % do 59% w/w umiejętności.
NA OCENĘ 3.5	60 % do 69% w/w umiejętności.
NA OCENĘ 4.0	70 % do 79% w/w umiejętności.
NA OCENĘ 4.5	80 % do 89% w/w umiejętności.
NA OCENĘ 5.0	90 % do 100% w/w umiejętności.
EFEKT KSZTAŁCENIA 18	
NA OCENĘ 2.0	poniżej 50 % w/w umiejętności.
NA OCENĘ 3.0	50 % do 59% w/w umiejętności.
NA OCENĘ 3.5	60 % do 69% w/w umiejętności.
NA OCENĘ 4.0	70 % do 79% w/w umiejętności.
NA OCENĘ 4.5	80 % do 89% w/w umiejętności.
NA OCENĘ 5.0	90 % do 100% w/w umiejętności.

## 10 MACIERZ REALIZACJI PRZEDMIOTU

EFEKT KSZTAŁCENIA	ODNIESIENIE DANEGO EFEKTU DO SZCZEGÓŁOWYCH EFEKTÓW ZDEFINIOWANYCH DLA PROGRAMU	CELE PRZEDMIOTU	TREŚCI PROGRAMOWE	NARZĘDZIA DYDAKTYCZNE	SPOSOBY OCENY
EK1	K_U10 K_U19 K_K01 K_K02	Cel 2	W1 W3 W11 L1 L3 L6	N1 N2 N3	F1 F2
EK2	K_W15 K_U23	Cel 1 Cel 3 Cel 4	W7 W9 W12 L4 L6	N1 N2 N4	F2 F3
EK3	K_W15 K_U08 K_U13 K_U14 K_U18	Cel 2 Cel 4	W3 W9 W10 W12 L4 L6 L7	N1 N2 N3 N4	F1 F2 F3 P1
EK4	K_U03	Cel 1 Cel 3	W1 W2 W4 W5 W6 W7 W8 W9 W10 W12 L1 L2 L3 L4 L5 L6	N1 N2 N3 N4	F1 F2 F3 P1

EFEKT KSZTAŁCENIA	ODNIESIENIE DANEGO EFEKTU DO SZCZEGÓLOWYCH EFEKTÓW ZDEFINIOWANYCH DLA PROGRAMU	CELE PRZEDMIOTU	TREŚCI PROGRAMOWE	NARZĘDZIA DYDAKTYCZNE	SPOSOBY OCENY
EK5	K_U03	Cel 2 Cel 4	W1 W2 W4 W5 W6 W7 W8 W9 W10 L1 L2 L3 L4 L7	N2 N3	F2 P1
EK6	K_K02 K_K03	Cel 2 Cel 4	W2 W7 W8 W9 W10 W11 L1 L2 L3 L4 L5 L6 L7	N2 N3 N4	F2 F3 P1
EK7	K_W11 K_U01 K_U04	Cel 1 Cel 2 Cel 4	W1 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 L2 L3 L4 L5 L6	N2 N3	F2 F3 P1
EK8	K_W15 K_U23 K_K01	Cel 1 Cel 2 Cel 3 Cel 4	W7 W8 W9 W10 W12 L4 L5 L6	N1 N2 N3 N4	F1 F2 F3 P1
EK9	K_W14	Cel 2	W1 W5 W6 W12 L2 L3 L6	N1 N2	F2 F3 P1
EK10	K_W11 K_U11	Cel 1 Cel 2 Cel 3 Cel 4	W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 L1 L2 L3 L4 L5 L6 L7	N1 N2 N3 N4	F1 F2 F3 P1
EK11	K_W11	Cel 1 Cel 4	W1 W7 W12 L1 L3 L4	N1 N2 N3 N4	F1 F2 F3 P1
EK12	K_W11	Cel 1	W2 W4 W12 L1 L2 L3 L4 L5 L6	N1 N2	F2 F3 P1
EK13	K_U21 K_U22	Cel 1 Cel 3	W2 W4 W5 W6 W7 W8 W9 W10 L1 L2 L3 L4 L5 L6	N1 N2 N3	F1 F2 F3 P1
EK14	K_W03 K_W07 K_W11	Cel 1 Cel 2 Cel 3	W2 W5 W6 W7 W8 W10 L2 L3 L4 L5 L6	N1 N2 N3	F2 F3 P1
EK15	K_W10 K_W11	Cel 2 Cel 3 Cel 4	W5 W6 W7 W8 W9 W10 W11 L2 L3 L4 L5 L6	N1 N2 N3	F1 F2 F3 P1
EK16	K_W02	Cel 2 Cel 3 Cel 4	W2 W5 W6 W7 W8 W9 W10 W11 L2 L3 L4 L5 L6	N2 N3	F1 F2 F3 P1

EFEKT KSZTAŁCENIA	ODNIESIENIE DANEGO EFEKTU DO SZCZEGÓŁOWYCH EFEKTÓW ZDEFINIOWANYCH DLA PROGRAMU	CELE PRZEDMIOTU	TREŚCI PROGRAMOWE	NARZĘDZIA DYDAKTYCZNE	SPOSOBY OCENY
EK17	K_U09	Cel 1 Cel 4	W2 L1 L2 L3 L4 L5 L6	N2 N3	F2 F3 P1
EK18	K_W11 K_U22	Cel 1 Cel 2 Cel 3 Cel 4	W2 L1 L2 L3 L4 L5 L6	N2 N3	F2 P1

## 11 WYKAZ LITERATURY

### LITERATURA PODSTAWOWA

- [1 ] Douglas L. Perry — *VHDL Programming by examples*, San Francisco, 2002, McGraw-Hill
- [2 ] Richard S. Sandige — *Digital and computer design in VHDL*, New York, 2012, McGraw-Hill
- [3 ] Enoch O. Hwang — *Microprocessor Design Principles and Practices With VHDL*, Miejscowość, 2004, Brooks / Cole

### LITERATURA UZUPEŁNIAJĄCA

- [1 ] Peter J. Ashenden — *The VHDL Cook book*, , 1990, University of Adelaide South Australia
- [2 ] Pankiewicz B., Wójcikowski M. — *Języki modelowania i symulacji*, Gdańsk, 2017, Wydawnictwo Politechniki Gdańskiej

### LITERATURA DODATKOWA

- [1 ] Xilinx — *MicroBlaze Processor Reference Guide*, Sam Jose, CA, 2018, Xilinx UG984
- [2 ] Xilinx — *Vivado Design Suite User Guide*, San Jose, CA, 2020, Xilinx UG909
- [3 ] Xilinx — *Versal ACAP Technical Reference Manual*, San Jose, CA, 2020, Xilinx AM011

## 12 INFORMACJE O NAUCZYCIELACH AKADEMICKICH

### OSOBA ODPOWIEDZIALNA ZA KARTĘ

dr inż. Mariusz Węgrzyn (kontakt: mariusz.wegrzyn@pk.edu.pl)

### OSOBY PROWADZĄCE PRZEDMIOT

1 dr inż. Mariusz Węgrzyn (kontakt: mariusz.wegrzyn@pk.edu.pl)

## 13 ZATWIERDZENIE KARTY PRZEDMIOTU DO REALIZACJI

(miejscowość, data)

(odpowiedzialny za przedmiot)

(dziekan)



**PRZYJMUJĘ DO REALIZACJI** (data i podpisy osób prowadzących przedmiot)

.....